项目简介： 研究开发与数字电视广播产业相关的视音频机顶盒专用解码模块电路设计方案；研究支持基于H.264图像压缩算法的MPEG2/4等多种标准的视音频解码器的RTL级模块化集成设计方法；建立数字视音频专用解码电路设计平台；为数字电视广播接收机制造商提供具有自主知识产权的专用解码模块电路。
项目背景和意义：
广播电视数字化是广播电视发展的必然趋势。我国是从50周年国庆时起试播高清晰度电视。按国家广播电影电视总局规划《广播影视科技“十五”计划和2010 年远景规划》要求，我国有线电视向数字化过渡，将按照东部、中部和西部三个区域推进，分2005年、2008年、2010年和2015年四个阶段全面实现有线电视数字化。到2015年，我国将停止模拟电视播出。从2004年9月1日开始，中央电视台数字付费电视频道开始试播，这标志着我国广播电视开始为广大观众提供个性化的市场服务。目前，我国推出的付费电视频道约80个、付费广播节目约45套。福建省是建立有线数字电视示范网服务平台的试点地区之一，应加快机顶盒的产业化和规模化，降低机顶盒的成本，满足不同用户的不同需求；以低价位、规模化的市场运作方式，尽快推广和普及机顶盒，尽快实现有线电视数字化。目前泉州市有线数字电视平台已成为全省规模最大、功能最强、发展最快的广电网络。2007年泉州市配置的数字电视机顶盒总数为89.16万户，其中市区为6.46万户，8个县（市、区）为82.7万户，分别是泉港2.8万户、石狮8万户、晋江18.4万户、南安20万户、惠安11.5万户、安溪12万户、永春8万户、德化2万户。按照广电总局相关计划，将到2008年底基本实现全市有线电视网络的数字化，2010年关闭模拟电视广播。
按照未来的强制要求，有2.8 亿台需要在2015 年之前向数字化转移，也就是说，每年约有3000万台电视要加装数字电视芯片及机顶盒。根据相应的比例，我省泉州市每年至少配置有100万数字机顶盒数。本项目旨在研究开发数字广播电视机顶盒的关键解码芯片IP核，利用该IP核完成数字音视频图像压缩解码，促进数字电视产业的发展。
研究开发的内容及主要创新点
研究开发与数字电视广播产业相关的视音频机顶盒专用解码模块电路设计；研究支持基于H.264图像压缩算法的MPEG2/4等多种标准的视音频解码器的RTL级模块化集成设计方法；建立数字视音频专用解码电路设计平台；为数字电视广播接收机制造商提供具有自主知识产权的专用解码模块电路。
项目的创新点：1、采用低功耗设计技术设计解码电路，能有效降低系统的功耗。 2、独立的视音频加速器，支持多种当前流行的视音频格式，包括MPEG-2、MPEG-4、VCD、DVD、MP3、AC-3, AAC 等，同时向下兼容，还支持静态JPEG 图像的解码，有利于日后向IPTV 机顶盒靠拢，缩短新产品的开发时间。
主要技术指标：
1、视频解码格式：支持MPEG-2、MPEG-4、VCD、DVD多种视频格式解码。
2、音频解码格式：支持MP3、AC-3，JPG格式解码。
3、视频解码分辨率：480×320（最大）。
4、音频解码器采样率：32/44.1/48kHz,支持32 级音量调节。
产业化前景及经济社会效益：
中国作为世界第一电视大国，我国目前的电视机保有量超过3.7 亿台，每年更新4000 万台左右。随着政府政策的逐步放宽，中国政府对数字电视广播的支持和08 年北京奥运会的举办，都将促进中国数字电视的发展。05－09 年中国数字电视的复合增长率高达104.95%，为此而带来的数字电视机顶盒的使用市场也将越来越广阔。 根据国家主管部门制订的时间表， 2015 年前全面实现数字化并停播模拟信号。从模拟电视过渡到数字电视，涉及到电子信息产业的各个环节，其中仅芯片就将创造数百亿元的产值，并能拉动上千亿元的整机产业。 本项目将广泛适用于DVB-C、DVB-S、IPTV 等数字机顶盒中，同时它强大的功能接口和解码能力能应用于各类数字视音频产品的设计中，如音视频播放器、PDA、手机等。根据目前信源解码电路的市场价格和市场前景，经济社会效益显著。
成果提供形式：
1、数字电视广播接收机专用解码电路的设计方案及硬件电路验证模块，使其性能指标达预计指标。
2、组织科技成果鉴定或者项目验收。
3、论文 2-3篇
研究开发方案和技术路线：
1、开发方案：本项目采用信源解码专用电路的层次型结构，由硬件平台和软件系统组成，其优点在于使底层的硬件对上层软件透明，增加和替换硬件不用修改高层的软件，上层软件修改时不必了解硬件的结构。这样升级和扩展起来十分方便。可以分成四层：应用服务程序、嵌入式uClinux 操作系统、驱动程序、硬件平台。 硬件平台采用ALTERA 公司的FPGA 芯片，利用SOPC 技术将NIOSⅡ软核、存储器、编解码IP、功能接口IP 和扩展I/O 口等集成在一块FPGA 芯片上，外围扩展网络、LCD 屏、通讯接口、硬盘接口等硬件来实现系统的硬件架构，且带有可扩展的I/O 接口，便于系统功能升级。
音视频编解码模块是整个设计的关键。Nios II 系统提供了定制指令和硬件加速功能。定制指令扩展了CPU 指令集，提高对时间要求严格的软件运行速度，从而使开发人员能够提高系统性能。专用硬件加速器可以做为FPGA 中的定制协处理器，协助CPU、VCD、DVD、MP3、AC-3, AAC 等，同时向下兼容，还支持静态JPEG 同时处理多个数据块。支持多种音视频解码，包括MPEG-2、MPEG-4 图像的解码。在音视频输出方面支持多种格式，音频支持数字的S/PDIF 输出，视频支持模拟输出，S-VIDEO 输出，混合信号YPrPb & RGB 输出。 2、技术路线 系统与功能模块的划分定义——设计综合实现——仿真测试与验证——布局布线规划——时序仿真与测试——FPGA 产品测试实现 。
现有研究开发基础和已具备的条件：
1、开发方案
本项目采用信源解码专用电路的层次型结构，由硬件平台和软件系统组成，其优点在于使底层的硬件对上层软件透明，增加和替换硬件不用修改高层的软件，上层软件修改时不必了解硬件的结构。这样升级和扩展起来十分方便。可以分成四层：应用服务程序、嵌入式uClinux 操作系统、驱动程序、硬件平台。 硬件平台采用ALTERA 公司的FPGA 芯片，利用SOPC 技术将NIOSⅡ软核、存储器、编解码IP、功能接口IP 和扩展I/O 口等集成在一块FPGA 芯片上，外围扩展网络、LCD 屏、通讯接口、硬盘接口等硬件来实现系统的硬件架构，且带有可扩展的I/O 接口，便于系统功能升级。
音视频编解码模块是整个设计的关键。Nios II 系统提供了定制指令和硬件加速功能。定制指令扩展了CPU 指令集，提高对时间要求严格的软件运行速度，从而使开发人员能够提高系统性能。专用硬件加速器可以做为FPGA 中的定制协处理器，协助CPU 同时处理多个数据块。支持多种音视频解码，包括MPEG-2、MPEG-4、VCD、DVD、MP3、AC-3, AAC 等，同时向下兼容，还支持静态JPEG 图像的解码。在音视频输出方面支持多种格式，音频支持数字的S/PDIF 输出，视频支持模拟输出，S-VIDEO 输出，混合信号YPrPb & RGB 输出。
2、技术路线
系统与功能模块的划分定义——设计综合实现——仿真测试与验证——布局布线规划——时序仿真与测试——FPGA 产品测试实现
